Huaweis Chip-Revolution: Wie China mit gestapelten Transistoren Moores Gesetz überholt

Im September 2026 wird Huawei einen Smartphone-Chip ausliefern, der seine Logikschaltungen nicht nebeneinander, sondern übereinander stapelt – und damit eine physikalische Grenze überschreitet, an der Intel, TSMC und Samsung seit Jahren scheitern.

Der Kirin-Chip im Mate 90 wird das erste kommerzielle Produkt sein, das auf einer Architektur namens „LogicFolding“ basiert. Sie faltet zweidimensionale Schaltkreise in vertikale Stapel. Nichts an diesem Vorgang ist konventionell. Während der Westen weiter daran arbeitet, Transistoren immer kleiner zu machen – von 3 Nanometern auf 2, von 2 auf 1,4 –, hat Huawei eine völlig andere Frage gestellt: Was, wenn wir nicht kleiner, sondern dicker werden?

Die Antwort ist ein Paradigmenwechsel, der Moores Gesetz nicht fortschreibt, sondern ersetzt. „Her's Law“ nennen Huaweis Ingenieure ihr neues Skalierungsgesetz – nach He Tingbo, der Frau, die Huaweis Halbleitersparte leitet. Bis 2031, so das Versprechen, sollen Chips auf Basis dieser Architektur eine Transistordichte erreichen, die einem 1,4-Nanometer-Prozess entspricht. Ohne EUV-Lithografie. Ohne Zugang zu den Maschinen, die ASML exklusiv baut und die die USA China seit Jahren verbieten.

Die Ironie ist atemberaubend: Die Sanktionen sollten China von der Spitzentechnologie abschneiden. Stattdessen haben sie eine Erfindung provoziert, die die Spielregeln der gesamten Branche neu schreibt.

Aber ein Prototyp ist keine Produktion. Eine Universität zeigt, was möglich ist – die Industrie muss zeigen, was im Maßstab funktioniert. „Academia explores the design space, asking what is possible, while industry exploits it, determining what is viable at scale“, schreibt ein Chip-Designer mit dreißig Jahren Erfahrung im IEEE Spectrum. Dieser Satz trennt die Ankündigung von der Realität.

Die Physik des Stapelns

Stellen Sie sich einen Mikrochip vor wie eine Stadt. In der klassischen Architektur liegen alle Gebäude nebeneinander, verbunden durch ein Netz aus Straßen. Je weiter die Gebäude voneinander entfernt sind, desto länger die Wege, desto größer der Widerstand, desto mehr Energie wird verbraucht. LogicFolding baut die Stadt in die Höhe. Die Gebäude werden übereinander gestapelt, die Wege verkürzen sich dramatisch.

Die Peking University hat ein EDA-Tool (Electronic Design Automation) gebaut, das genau diese Architektur optimiert. In Tests mit offenen Schaltkreisen meldeten die Forscher eine Reduzierung der internen Drahtlänge um 30 Prozent. Das klingt nach einer Zahl aus einem Laborbericht. In der Praxis bedeutet es: weniger Widerstand, weniger Kapazität, weniger Signalverzögerung. Ein Chip, der bei gleicher Taktrate weniger Strom verbraucht – oder bei gleichem Stromverbrauch schneller rechnet.

Das Tool der Pekinger Universität behandelt den mehrschichtigen Chip als einheitlichen Entwurfsraum. Es entwirft nicht erst jede Schicht in 2D und stapelt sie dann – es optimiert das gesamte vertikale Gebilde von Anfang an. „True-3D“ nennen die Forscher diesen Ansatz. Er unterscheidet sich fundamental von dem, was Synopsys und Cadence heute anbieten. Deren 3D-IC-Plattformen integrieren separate Chiplets in einem Package. LogicFolding dagegen faltet Transistor-Logik innerhalb eines einzigen Chips in vertikale Schichten.

Das ist der Unterschied zwischen einem Apartmentkomplex und einer Stadtteil-Vernetzung. Beides ist 3D. Aber das eine ist Architektur auf der Ebene einzelner Wohnungen, das andere auf der Ebene ganzer Gebäude.

„No single company can independently find all the answers along the path of semiconductor evolution“, sagte He Tingbo auf einer Pressekonferenz. Ein bemerkenswertes Eingeständnis für die Frau, die Huaweis Chip-Strategie verantwortet. Selbst Huawei, das in den letzten Jahren über 9 Milliarden Dollar in Chip-Fertigungswerkzeuge investiert hat und eine eigene Tool-Firma namens SiCarrier gründete, die weitere 2,8 Milliarden Dollar einsammelte – selbst Huawei kann es nicht allein.

Die Mauer, an der alle scheitern

Die thermische Herausforderung des 3D-Stackings ist das ungelöste Problem, über das niemand gerne spricht. Wenn Sie Logikschaltungen übereinander stapeln, produzieren beide Schichten Wärme. In einem 2D-Chip kann die Wärme über die Unterseite abfließen. In einem 3D-Chip sitzt die obere Schicht direkt auf der unteren – wie eine zweite Decke auf einem bereits schwitzenden Schläfer.

Intel hat jahrelang an seinem „Foveros“-3D-Stacking gearbeitet. TSMC bietet „SoIC“ an. Beide Technologien stapeln fertige Chips oder Chiplets, nicht Transistoren auf Transistorebene. Der Sprung zum monolithischen 3D – bei dem jede Transistorebene direkt auf der vorherigen gewachsen wird – ist so schwierig, dass selbst die Branchenführer ihn nicht vollständig beherrschen.

Die Forscher der University of Illinois Urbana-Champaign haben einen alternativen Weg gefunden. Sie bauen monolithische 3D-Chips aus Silizium bei Temperaturen unter 200 Grad Celsius – kalt genug, um die darunter liegenden Schichten nicht zu beschädigen. Der Trick: sogenannte „junctionless transistors“, bei denen Source, Kanal und Drain alle aus demselben Halbleitermaterial bestehen. Keine p-n-Übergänge, keine hohen Temperaturen für die Dotierung.

„Demonstrating that silicon can do the job means this technology can plug directly into existing manufacturing ecosystems, which dramatically accelerates its path toward real impact“, sagte Qing Cao, der beteiligte Professor.

Das ist der entscheidende Punkt: Silizium. Nicht Graphen. Nicht Molybdändisulfid. Nicht Kohlenstoff-Nanoröhren. Silizium. Die etablierte Infrastruktur der gesamten Halbleiterindustrie – die Fabriken, die Prozesse, das Wissen – ist auf Silizium optimiert. Ein 3D-Chip aus exotischen Materialien wäre eine wissenschaftliche Sensation, aber ein industrielles Jahrzehntprojekt. Ein 3D-Chip aus Silizium kann morgen in bestehenden Fabriken gebaut werden – wenn die Architektur stimmt.

Die zwei Körper des Elon Musk

Während China an der dritten Dimension arbeitet, baut Elon Musk die größte Chip-Fabrik der Geschichte. Das „Terafab“-Projekt von SpaceX, Tesla und xAI soll bis zu 119 Milliarden Dollar kosten – mehr als das gesamte US-CHIPS-Gesetz, das 52,7 Milliarden Dollar umfasst. Die Anlage in Grimes County, Texas, soll Chips für KI-Server, Satelliten, autonome Tesla-Fahrzeuge und Roboter produzieren.

„We either build the Terafab or we don't have the chips, and we need the chips, so we build the Terafab“, schrieb Musk.

Die Rechnung ist einfach: Nvidia, AMD, Intel – sie alle produzieren nicht genug. Die Nachfrage nach KI-Chips übersteigt das Angebot so dramatisch, dass selbst das reichste Unternehmen der Welt nicht genug bekommt. Also baut Musk seine eigene Fabrik. Intel soll als Partner fungieren. MediaTek gilt als wahrscheinlichster Kandidat für die Chip-Entwicklung, mit ersten Lieferungen ab 2028 auf Intels 14A-Prozess.

Aber Musk twitterte auch, dass Grimes County nur einer von mehreren Standorten sei. Die finale Investitionsentscheidung ist offen. 119 Milliarden Dollar sind eine Zahl auf einem Papier, nicht auf einem Bankkonto.

Die Geschichte des Terafab ist die Geschichte einer Verzweiflung im Überfluss. Musk hat genug Geld, um eine Chip-Fabrik zu bauen, die größer ist als alles, was der Staat mit Subventionen finanzieren kann. Aber selbst er kann nicht genug Chips kaufen. Der Engpass ist nicht das Geld. Der Engpass ist die Fertigung.

Und genau hier liegt die Pointe: Während der Westen Fabriken baut, um die Produktion zu steigern, baut China eine völlig neue Chip-Architektur. Das eine ist eine Frage des Volumens. Das andere ist eine Frage des Prinzips.

Die unsichtbare Flaschenhals

SemiAnalysis, eines der renommiertesten Halbleiter-Analysehäuser, hat Huaweis Produktionshochlauf untersucht. Die Ergebnisse sind ernüchternd – nicht für Huawei, sondern für das Verständnis des gesamten chinesischen Chip-Ökosystems.

Huawei kann Millionen KI-Chips pro Jahr produzieren. Die Logikfertigung ist nicht der Engpass. Der Engpass ist HBM – High Bandwidth Memory. Die schnellen Speicherchips, die direkt neben dem KI-Prozessor sitzen und ihn mit Daten füttern. Ohne HBM ist ein KI-Chip nutzlos, egal wie viele Transistoren er hat.

Chinas DRAM-Hersteller CXMT tastet sich an 17-Nanometer-Strukturen heran. Samsung, SK Hynix und Micron produzieren längst auf dem 1beta-Niveau (etwa 12 Nanometer). Der Abstand ist nicht unüberbrückbar, aber er ist real. Und er wird durch die US-Exportbeschränkungen noch vergrößert, die auch Speicherchip-Technologie betreffen.

Huawei hat eigenen Angaben zufolge über 9 Milliarden Dollar in Chip-Fertigungswerkzeuge investiert und eine eigene Tool-Firma (SiCarrier) gegründet, die 2,8 Milliarden Dollar eingesammelt hat. Aber Werkzeuge allein machen noch keine Fabrik. Und eine Fabrik allein macht noch keine Speicherchips.

Die eigentliche Frage ist nicht, ob Huawei einen besseren KI-Chip bauen kann als Nvidia. Die Frage ist, ob China ein komplettes Ökosystem aufbauen kann – von der Rohstoffgewinnung über die Chip-Fertigung bis zur Speicherproduktion. Und ob dieses Ökosystem stabil genug ist, um die thermischen und logistischen Herausforderungen der 3D-Architektur zu bewältigen.

Der Preis der Unabhängigkeit

China hat ein klares Ziel: 70 Prozent Selbstversorgung bei Halbleitern bis 2025. Das Ziel wurde weit verfehlt – der reale Wert liegt bei etwa 30 bis 35 Prozent. Der Big Fund III, ein staatlicher Investitionsfonds, hat rund 47 Milliarden Dollar aufgelegt. Aber Geld allein kauft keine Zeit.

Die USA haben ihre EDA-Exportbeschränkungen im Gegenzug für Seltene Erden gelockert. Ein Handel, der zeigt, wie verwoben die Lieferketten sind. China braucht westliche Software, um Chips zu entwerfen. Der Westen braucht chinesische Rohstoffe, um Chips zu bauen. Niemand ist unabhängig.

Synopsys, Cadence und Siemens EDA kontrollieren 31, 30 und 13 Prozent des globalen EDA-Marktes. Ihr gemeinsamer Anteil in China übersteigt 80 Prozent. Chinas heimische EDA-Unternehmen wie Empyrean Technology und Primarius haben Fortschritte gemacht – im analogen Bereich, bei Mixed-Signal und physikalischer Verifikation. Aber eine vollständige digitale Design-Suite für fortgeschrittene Knoten bieten sie nicht.

Das Tool der Peking University ist ein Prototyp. Ein Universitäts-Prototyp ist weit entfernt von kommerzieller Software. EDA-Tools brauchen Jahre der Entwicklung, umfassende Prozess-Design-Kit-Integration mit Foundries und Validierung über Tausende von Tape-Outs, bevor Chip-Hersteller ihnen vertrauen.

„Academia explores the design space, asking what is possible, while industry exploits it, determining what is viable at scale.“ Der Satz des IEEE-Autors fasst das Dilemma zusammen. Die Peking University hat gezeigt, was möglich ist. Aber wer wird zeigen, was im Maßstab funktioniert?

Die Stunde der Wahrheit

Im September 2026 wird der Kirin-Chip im Mate 90 ausgeliefert. Er wird der erste kommerzielle Chip mit LogicFolding-Architektur sein. Er wird beweisen, dass Huaweis Konzept in der Praxis funktioniert – oder er wird beweisen, dass die Theorie der Realität nicht standhält.

Die Erwartungen sind enorm. Huawei will bis 2031 eine Transistordichte erreichen, die einem 1,4-Nanometer-Prozess entspricht. Ohne EUV. Ohne ASML. Allein durch vertikales Stapeln. Wenn das gelingt, wäre es der größte technologische Durchbruch der Halbleiterindustrie seit der Erfindung des integrierten Schaltkreises.

Aber wenn es scheitert – wenn die thermischen Probleme unüberwindbar sind, wenn die Yield-Raten zu niedrig sind, wenn die HBM-Versorgung zusammenbricht – dann steht China vor einem Scherbenhaufen. Die Milliarden-Investitionen wären verloren. Die Abhängigkeit vom Westen wäre größer als je zuvor.

Die entscheidende Variable ist nicht die Logik, sondern der Speicher. Nicht die Architektur, sondern die Fertigung. Nicht die Theorie, sondern die Praxis.

Und während China an seiner dritten Dimension arbeitet, baut der Westen Fabriken, entwickelt neue Materialien und kämpft um jeden Nanometer. Die Frage ist nicht, wer gewinnt. Die Frage ist, ob es überhaupt einen Gewinner geben wird – oder ob die Halbleiterindustrie in zwei parallele Welten zerfällt, die nie wieder zueinanderfinden.

Was, wenn Her's Law funktioniert – aber niemand außerhalb Chinas es je nutzen wird?

Die Billionen-Dollar-Frage der thermischen Integrität

Die größte physikalische Hürde des 3D-Stackings ist unsichtbar, aber unerbittlich: Wärme. In einem konventionellen 2D-Chip verteilt sich die Abwärme über eine Fläche von vielleicht 200 Quadratmillimetern. Ein Kühlkörper auf der Oberseite, eine Wärmeleitpaste, ein Lüfter – das System funktioniert, weil die Wärme einen klaren Pfad nach oben hat.

In einem 3D-Chip mit drei, vier oder fünf übereinander gestapelten Logikschichten produziert jede Schicht ihre eigene Wärme. Die untere Schicht heizt die mittlere. Die mittlere heizt die obere. Und die obere heizt den Kühlkörper, der die gesamte Wärme abführen muss. Die thermische Impedanz – der Widerstand gegen Wärmefluss – steigt mit jeder zusätzlichen Schicht exponentiell.

Huawei hat zu diesem Problem bisher keine technischen Details veröffentlicht. Das ist kein Zufall. Es ist das schlecht gehütete Geheimnis aller 3D-Chip-Entwickler. Intel hat bei Foveros jahrelang mit thermischen Hotspots gekämpft. TSMC verbaut in seinen SoIC-Stapeln spezielle thermische Durchkontaktierungen – winzige Metallpfosten, die Wärme durch die Schichten leiten. Aber selbst TSMC gibt offen zu, dass die thermische Simulation für 3D-Chips um Größenordnungen komplexer ist als für 2D.

Die Forscher der University of Illinois haben einen eleganten Ausweg gefunden: Sie bauen ihre monolithischen 3D-Chips aus Silizium bei niedrigen Temperaturen, aber sie nutzen auch die physikalischen Eigenschaften des Siliziums selbst. Silizium ist ein überraschend guter Wärmeleiter – besser als die meisten Kunststoffe, besser als Luft, besser als viele der exotischen Materialien, die in anderen 3D-Ansätzen verwendet werden. „Demonstrating that silicon can do the job means this technology can plug directly into existing manufacturing ecosystems, which dramatically accelerates its path toward real impact“, sagte Cao.

Aber selbst Silizium hat Grenzen. Bei einer Leistungsdichte von über 100 Watt pro Quadratzentimeter – typisch für moderne KI-Chips – wird jede zusätzliche Schicht zum thermischen Problem. Huaweis LogicFolding-Architektur muss also nicht nur elektrisch funktionieren, sondern auch thermisch. Die 30-prozentige Reduzierung der Drahtlänge, die die Peking University meldet, hilft: Kürzere Wege bedeuten weniger Widerstand, weniger Widerstand bedeutet weniger Wärme. Aber ob das ausreicht, um einen stabilen Dauerbetrieb zu gewährleisten, ist eine Frage, die erst die Massenproduktion beantworten wird.

Die thermische Integrität des 3D-Stapels ist die eigentliche Schwelle zwischen Labor und Fabrik. Und sie ist hoch.

Die seltsame Ökonomie der chinesischen Chip-Industrie

Huawei hat eigenen Angaben zufolge über 9 Milliarden Dollar in Chip-Fertigungswerkzeuge investiert. Die Tochterfirma SiCarrier hat weitere 2,8 Milliarden Dollar eingesammelt. Zum Vergleich: Das gesamte CHIPS-Gesetz der USA umfasst 52,7 Milliarden Dollar Subventionen – für das ganze Land. Huawei allein hat fast ein Viertel dieser Summe in Werkzeuge gesteckt.

Aber Geld ist nicht das Problem. Das Problem ist der Zugang.

SMIC, Chinas führende Foundry, hat einen 7-Nanometer-äquivalenten Prozess (N+2) mit DUV-Lithografie entwickelt – ohne EUV. Das war ein technischer Durchbruch. Aber der Yield – der Anteil funktionsfähiger Chips pro Wafer – ist niedrig. Die Kosten sind hoch. TSMC produziert 7-Nanometer-Chips mit höherem Yield und niedrigeren Kosten, weil TSMC EUV-Maschinen hat, die präziser arbeiten und weniger Defekte produzieren.

Huawei will diese Lücke durch 3D-Stacking schließen. Die Logik ist verblüffend einfach: Wenn Sie keine kleineren Transistoren bauen können, bauen Sie mehr Transistoren, indem Sie sie stapeln. Die Transistordichte steigt nicht durch Schrumpfung, sondern durch Vervielfachung der Ebenen.

Die Ökonomie dieser Strategie ist jedoch komplex. Ein 3D-Chip benötigt mehr Fertigungsschritte als ein 2D-Chip. Jeder Schritt birgt das Risiko von Defekten. Wenn der Yield pro Schritt 95 Prozent beträgt, sinkt der Gesamtyield bei drei Schichten auf 85,7 Prozent. Bei fünf Schichten auf 77,4 Prozent. Und das sind optimistische Annahmen. In der Realität liegen die Yields für neue Prozesse oft unter 50 Prozent.

Hinzu kommen die Kosten für die zusätzlichen Lithografie-Schritte, die Ätzprozesse, die Metallisierung. Ein 3D-Chip ist nicht nur technisch anspruchsvoller – er ist auch teurer. Die Frage ist, ob die höhere Leistung und Dichte die höheren Kosten rechtfertigen.

Huawei scheint darauf zu wetten, dass der Markt für KI-Chips so groß ist, dass selbst ineffiziente Produktion profitabel sein kann. Die chinesische Regierung subventioniert die heimische Chip-Industrie massiv. Der Big Fund III hat 47 Milliarden Dollar aufgelegt. Staatliche Cloud-Anbieter kaufen Huaweis Ascend-Chips. Die Nachfrage ist künstlich stabilisiert.

Aber künstliche Stabilität ist keine echte Wettbewerbsfähigkeit. Wenn Huaweis 3D-Chips in der Massenproduktion teurer sind als Nvidias 2D-Chips, werden chinesische Unternehmen sie nur kaufen, weil sie müssen – nicht weil sie wollen. Und das ist keine Basis für eine nachhaltige Industrie.

Was Deutschland und Europa verlieren

Während China und die USA um die Vorherrschaft bei KI-Chips kämpfen, schaut Europa zu. Die europäische Halbleiterindustrie konzentriert sich auf Nischen: Automobil-Chips, Industrie-Elektronik, Sensorik. Infineon, NXP, STMicroelectronics – sie alle sind profitabel, aber sie spielen in einer anderen Liga.

Die Frage ist, ob Europa den Anschluss an die nächste Generation der Chip-Architektur verpasst. Wenn 3D-Stacking zum neuen Standard wird – wenn Chips nicht mehr kleiner, sondern dicker werden – dann müssen europäische Unternehmen in neue Fertigungstechnologien investieren. Oder sie kaufen die Chips aus Asien und Amerika.

Für die deutsche Automobilindustrie ist das existentiell. VW, BMW, Mercedes – sie alle bauen ihre Zukunft auf Software und KI. Autonomes Fahren, intelligente Cockpits, Over-the-Air-Updates – das alles braucht leistungsfähige Chips. Wenn diese Chips in Zukunft nur noch aus China oder den USA kommen, wird die deutsche Automobilindustrie zum reinen Abnehmer. Sie verliert die Kontrolle über die Schlüsseltechnologie.

Bosch, der größte Automobilzulieferer der Welt, hat eigene Chip-Fabriken. Aber sie produzieren vor allem Sensoren und Leistungshalbleiter – nicht die hochkomplexen KI-Chips, die für autonomes Fahren nötig sind. Bosch investiert in SiC (Siliziumkarbid) für Elektroantriebe, aber nicht in 3D-Stacking oder KI-Beschleuniger.

Die europäische Chip-Strategie setzt auf Chiplets – die Idee, verschiedene Spezialchips in einem Package zu kombinieren. Das ist ein pragmatischer Ansatz, der die Abhängigkeit von extrem fortgeschrittenen Fertigungsprozessen reduziert. Aber Chiplets sind keine Alternative zu 3D-Stacking. Sie sind eine Ergänzung. Und ohne Zugang zu den neuesten Fertigungstechnologien werden europäische Chiplets immer einen Schritt hinterher sein.

„Can Europe realistically compete on leading-edge fabs alone? No“, sagte Maria Marced, eine erfahrene Halbleiter-Managerin, in einem Interview mit EE Times. Die Antwort ist brutal ehrlich: Europa kann nicht allein mithalten. Es braucht Partner. Es braucht Technologietransfer. Es braucht den Willen, Milliarden zu investieren – nicht in Subventionen, sondern in echte Fertigung.

Bisher fehlt dieser Wille.

Die kommende Chip-Krise: Indium, HBM und die unsichtbaren Engpässe

Die globale KI-Infrastruktur wächst so schnell, dass selbst die größten Chip-Hersteller nicht hinterherkommen. Nvidia hat seine KI-Chips für 2025 und 2026 bereits ausverkauft – Monate vor der Auslieferung. AMD, Intel, alle melden Rekord-Auftragsbücher.

Aber der Engpass ist nicht nur die Logikfertigung. Es sind die unsichtbaren Materialien.

China hat Exportkontrollen auf Indium verhängt – ein Schlüsselmaterial für Laser in optischen Transceivern. Diese Transceiver verbinden die Server in KI-Rechenzentren miteinander. Ohne sie bricht die Kommunikation zusammen. Die globalen Lieferketten für Indium sind fragil. China kontrolliert einen Großteil der Raffination. Die USA und Europa haben keine nennenswerten eigenen Vorkommen.

Die Folge: Die Preise für optische Transceiver steigen. Die Lieferzeiten verlängern sich. Und die KI-Infrastruktur wird teurer und langsamer – genau in dem Moment, in dem sie am dringendsten gebraucht wird.

Hinzu kommt der Engpass bei HBM. High Bandwidth Memory ist das Rückgrat jedes KI-Chips. Ohne HBM kann der Prozessor nicht schnell genug mit Daten versorgt werden. Die Herstellung von HBM ist komplex und erfordert spezielle Fertigungsprozesse, die nur Samsung, SK Hynix und Micron beherrschen.

China hat keinen eigenen HBM-Hersteller. CXMT, der chinesische DRAM-Pionier, tastet sich an 17-Nanometer-Strukturen heran – aber HBM erfordert noch feinere Strukturen und eine spezielle 3D-Integration, die CXMT nicht bietet. Huawei muss HBM also importieren – oder auf ältere, langsamere Speichertechnologien zurückgreifen.

SemiAnalysis hat Huaweis Produktionshochlauf analysiert und kommt zu einem ernüchternden Ergebnis: HBM ist der Flaschenhals. Nicht die Logikfertigung. Nicht die Architektur. Der Speicher. Huawei kann Millionen KI-Chips pro Jahr produzieren – aber ohne ausreichend HBM sind sie nutzlos.

Die Ironie: Während Huawei eine revolutionäre neue Chip-Architektur entwickelt, scheitert die Produktion an einem Speicherchip, der seit Jahren auf dem Markt ist.

Die zwei Szenarien für 2030

Szenario eins: Huaweis LogicFolding-Architektur funktioniert in der Massenproduktion. Die thermischen Probleme werden gelöst, der Yield steigt, die Kosten sinken. Bis 2031 erreicht Huawei die versprochene Transistordichte von 1,4 Nanometern – ohne EUV. Chinesische KI-Chips sind wettbewerbsfähig, wenn auch nicht führend. Die Abhängigkeit von westlicher Technologie ist reduziert, aber nicht beseitigt. Die USA und China entwickeln zwei parallele Chip-Ökosysteme, die nur noch an wenigen Stellen miteinander verbunden sind.

Szenario zwei: LogicFolding scheitert an den thermischen oder fertigungstechnischen Hürden. Der Yield bleibt niedrig, die Kosten bleiben hoch. Huaweis 3D-Chips sind teurer und weniger leistungsfähig als Nvidias 2D-Chips. China bleibt auf westliche Technologie angewiesen – aber die USA verschärfen die Exportkontrollen weiter. Die Lücke zwischen chinesischen und westlichen Chips wächst wieder. China muss Milliarden in eine Technologie abschreiben, die nie funktioniert hat.

Die Realität wird irgendwo dazwischen liegen. LogicFolding wird funktionieren – aber nicht so gut wie erhofft. Die thermischen Probleme werden gelöst – aber nicht vollständig. Der Yield wird steigen – aber nicht auf das Niveau von TSMC. China wird unabhängiger – aber nicht unabhängig.

Die entscheidende Frage ist nicht, ob China aufholt. Die entscheidende Frage ist, ob der Westen weitermacht. Wenn die USA und Europa ihre Investitionen in die Chip-Fertigung verdoppeln, wenn sie die nächste Generation von EUV-Maschinen entwickeln, wenn sie die thermischen Probleme des 3D-Stackings lösen – dann bleibt China hinterher. Wenn sie aber nachlassen, wenn die Subventionen versiegen, wenn der Innovationsmotor stottert – dann könnte China tatsächlich vorbeiziehen.

Der Wettlauf ist nicht entschieden. Er hat gerade erst begonnen. Und die nächsten fünf Jahre werden zeigen, ob Her's Law eine Fußnote der Geschichte bleibt – oder der Anfang einer neuen Ära.